DOUBLE STORAGE DEVICE CONTROL SYSTEM

Patent number:

JP57101950

Publication date:

1982-06-24

Inventor:

NIHEI TOSHIHIKO; KAWANOBE TADASHI; IGAWA

IKUTOSHI; AMANO YUTAKA; KANAZAWA

NOBUHARU

Applicant:

OKI ELECTRIC IND CO LTD;; NIPPON TELEGRAPH &

TELEPHONE;; NIPPON ELECTRIC CO;; HITACHI LTD;;

FUJITSU LTD

Classification:

- international:

G06F11/18; G11C29/00


- european:

G06F11/16B

Application number: JP19800178488 19801217 Priority number(s): JP19800178488 19801217

Abstract of JP57101950

PURPOSE:To detect a latent fault on the operation in its early stage, by mutually comparing and collating the display signals showing the operation in each storage device, in case of a synchronizing operation mode of a double storage device. CONSTITUTION:A memory request generated by a processing device 2 is transferred to receiving control parts 11a, 11b of storage devices 1a, 1b, and the control parts 11a, 11b decide whether this request is receivable or not. The received memory request designates a sort of operation to sequence control parts 12a, 12b through the control parts 11a, 11b, the control parts 12a, 12b start timing control parts 13a, 13b, operate memories 14a, 14b, and execute each memory operation which has been requested. On the other hand, display signals showing the operations are transferred to collating parts 15a, 15b through signal lines 16a, 16b and 17a, 17b from the control parts 12a, 12b, 13a and 13b, compared and collated, and each operation status is checked. In this case, when dissidence is detected, it is displayed on a dissidence displaying circuit.



Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

切特許出願公開

⑩公開特許公報(A)

昭57-101950

Int. Cl.³
G 06 F 11/18
G 11 C 29/00

識別記号

庁内整理番号 7368-5B 6974-5B @公開 昭和57年(1982)6月24日

発明の数 2 審査請求 未請求

(全 7 頁)

90二重化記憶装置制御方式

②特 願 昭55-178488

②出 願 昭55(1980)12月17日

⑩発 明 者 二瓶敏彦

東京都港区虎ノ門1丁目7番12 号沖電気工業株式会社内

70発 明 者 川野辺正

武蔵野市緑町3丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内

@発 明 者 井川郁敏

東京都港区芝五丁目33番1号日 本電気株式会社内 饱発 明 者 天野裕

横浜市戸塚区戸塚町216番地株 式会社日立製作所戸塚工場内

⑩発 明 者 金沢伸春

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

⑪出 願 人 日本電信電話公社

⑪出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

当式 理 人 弁理士 吉田精孝

最終頁に続く

明細書

1. 発明の名称

二重化記憶装置制御方式

2. 等許請求の範囲

- (1) 二重化された記憶装置を有する処理システムにおいて、同期運転モードと分離運転モードとを有し、同期運転モード時に上記二重化された記憶装置を同期して動作させ、多々の記憶装置の動作を示す表示信号を両記憶装置間で比較照合し動作上の磁害の検出を行うようにしたことを特致とする二重化記憶装置削御方式。
- (2) 二重化された記憶装置を有する処理システムにかいて、同期運転モード時に上記二重にされた記憶装置の事に上記二重には、の問題を有して動作させ、各種の記憶装置の動作を示す表示付分を両記憶を関いたともに、各記憶装置内で脱取りデータのほり始出を次行して記憶内容の磁部の検出を行

なりよりにしたことを特徴とする二重化記憶 装置制御方式。

3. 発明の詳細な説明

本発明は早期に潜在職害を検出し得る二重化 記憶装置の制御方式に関するものである。

記憶装置に発生する障害はACT問記憶装置と SBY側記憶装置とに同一確率で生するから、上 記従来の制卸方式ではSBY旬記憶装置が障害と なった場合にその検出ができないので意思が確

特開昭57-101950 (2)

在化してしまい、紀いてACT可記憶装置が項空となった時にシステム全体が不稼動状質に踏り、また確野模型もオンラインシステムを利用しては行立えなくなり、確認的復に至るまでに及時間を受するという欠点があつた。また上記システムの不稼動状態を短くするためにはSBY刺記憶失電の存在確認時間を短くする手段として要時ACT/SBY切替えを行なり必要がありないという欠点を有していた。

(3)

モリ14a,14bを動作するタイミング制御部13a,13b、及びシーケンス制御部12a,12b、タイミング制御部13a,13bの動作を示す表示信号を比較照合する照合部15a,15bよりなる。16a,16b,17a,17bは信号線である。

処理装置2より発せられたメモリ要求はパス3によつて記憶装置1a,1bの受付割御部 11a,11bに伝達され、受付割御部11a,11b ではシステム制御部10a,10bに表示されている受付条件に従つて該メモリ要求を受け付けるれたメモリ要求は受付割御部11a,11bを通してシーケンス別御部12a,12bに動作種別を指定し、該シーケンス制御部12a,12bはタイミング制御部13a,13bを起動してメモリ14a,14bを動作させ要求された各メモリ動作を実行する。

一方、シーケンス制御部 1 2 a , 1 2 b 、タイミング制御部 1 3 a , 1 3 b よりその動作を示す表示信号が信号級 1 6 a , 1 6 b 及び 1 7 a , 1 7 b を介して配合約 1 5 a , 1 5 b に伝達され比較照合され、

智制部方式を部供しようとするもので、以下図面について降油に脱明する。

第1図は本発明の二重化記憶装配制御方式を 使用した処理システムの一切病例の試路構成を 示すプロック図である。図中、la,lbは二 電化された記憶装置、 2 は処理装置、 3 は処理 装屋 2 から記憶装屋 1 a , 1 b へのメモリアクセ スを行なりパスである。 また記憶装置 la, lb は記憶装置内の動作モード等を規定するシステ ム制御部10a, 10b、 眩システム制御部10a, 10 b に表示される受付条件に従つてバス3を介 して処理装置2より出されたメモリ要求を受理 するか否かを決定する受付制御部11a,11b, 受付けられたメモリ要求の動作種別に従つて正 常読取動作(NR)、正常審込動作(NW)、正常 読取動作と正常書込動作の組合せ動作(T&S)、 コピー動作 (copy)、診断動作 (MME)、及び記 億再生動作(REF)の各動作を定義するシーケ ンス制御部 1 2 a , 1 2 b 、該シーケンス制御部 12a,126により定義された動作を具体化しょ

(4)

互いの動作状態をチェックする。

第2図は第1図の実施例を更に具体化して示 したプロック図で、図中第1図と同一構成部分 は同一符号をもつて衷わす。すなわち 1 a, 1 bは 二重化された記憶装置、2は処理装置、3はパ ス、 10a, 10bはシステム制御部、11a, 11b は受付別御部、12a,12bはシーケンス制御部、 13a, 13bはタイミング制御部、14a, 14bは メモリ、 15a, 15bは 照合郎である。 システム 制 旬 部 1 0 a, 1 0 b は 受 付 条 件 を 示 す 同 期 選 転 表 示フリップフロップ(以下、 F. F.と称す。) 1 0 1 a, 10 1 bとACT农示 F. F. 102 a, 102 b を有し、その各出力信号は受付制御部 11 a 1 1b に送出される。受付制御部 11a,11bは一致回 路 1 1 1 a, 1 1 1 b 、 オアゲート1 1 2 a, 1 1 2 b, アンドゲート 1 1 3 a , 1 1 3 bを有し、 該一致回 路 1 1 1 a , 1 1 1 b はパス 3 の中のメモリ租別表 示信号級 31a, 31bと上配 ACT表示 F. F.102a, 1026の出力との一致を取り、その农示が一致 した場合、出力をオアゲート1120,1126の

シーケンス 制御部 1 2 a, 1 2 bはビジー表示 F. F. 121 a, 121 b、 T&S表示 F. F. 122a, 122b、 copy ≅示 F. F. 123 a, 123 b、 REF表示 F. F. 124 a, 124 b、 アンドゲート 125 a, 125 b、

(7)

の動作を示す表示信号を比較照合し、不一致を 検出した場合、不一致表示回路 1 5 2 a, 1 5 2 b/C 信号を送出し、該不一致表示回路152a, 152b は 信号線 3 4 a, 3 4 bを介して処理装置 2 に不一致 を通知する如くなつている。

次に動作について説明する。処理装置2よりパス3の信号線31 a、31 b、32 a、32 b、33a、33 b を介してメモリ種別信号、メモリ要求信号、メモリ動作種別信号が記憶装置1a、1 bにそれぞれ送出される。記憶装置1a、1 bが分離運転モードの場合はメモリ種別信号とACT表示 F. F. 102 a、または102 bのうち一致した方がACT甸記憶装置として選択され、メモリ要求が受理され、各メモリ動作が実行される。

記憶装置 1 a, 1 bが 同期運 宏モードの場合にはメモリ要求は各記憶装置 1 a, 1 b にて無条件で受理される。シーケンス制御部 1 2 a, 1 2 b はメモリ動作種別信号を信号線 3 3 a, 3 3 b より受け取り、アンドゲート 1 1 3 a, 1 1 3 b の出力信号に起動されて各動作に合わせたシーケンス

126a, 126b、及びオアゲート 127a, 127b とを有しており、ピジー 彩示 F. F. 121a, 121b の 信号はオアゲート 127a, 127bの一方の入 カに加えられるとともに信号視128a,128b を介して他方の記憶装置側のアンドゲー b126b, 1262に入力され、シーケンスが必ずしも同期 しないアクセスについても同期を保つようにな してある。 T & S 表示 F. F. 122a, 122b, copy 哀示 F. F. 123a, 123b、REF表示 F. F. 124a, 124bの各表示信号は照合部15a, 15bに送出 されるとともに、他方の記憶装置の照合部 156. 15a に 信号 項 16a, 16b を介して 送出される 如 くなつている。シーケンス制御部 1 2 a , 1 2 bの 各動作はパス3の要求動作種別信号額33a,33b より伝達される動作種別を表わす信号によつて 選択され制御される如くなつている。

照合部 15 a、15 b は比較回路 151 a、151 b、及び不一致表示回路 152 a、152 b とを有し、比较同路 151 a、151 b は上記シーケンス制御部 12 a、12 b 及びタイミング制御部 13 a、13 b

(8)

を制御し、タイミング制御回路13a、13bを介してメモリ14a、14bに各メモリ動作を実行させる。一方シーケンス制御部12a、122b、123a、123b、124a、124a、122 b、123a、123b、124a、124bの表示信号は信号線16a、16bを介して、またタイミング制御部13a、13bの動作を示するに信号は問題の比較照合が行なかして、またの記憶接で比較照合が行なかして、またの記憶接で比較照合が行なわれて、151aに伝達され、その比較照合が行なわれる。とて不会出される。との状で、自身を介して強要を知る。とのいずれかに確野の発生した事を知る。

なお、二重化されて同期運転するためには予め両メモリの内容を一致させる必要があるが、 これはコピー動作を用いて実現させることがで きる。

従つて上記典施例によれば、同期運転モード

時に配板装定 1 a . 1 b の個々のメモリ要求の起動タイミングを同期させ、シーケンス副御部 1 2 a . 1 2 b とタイミング 割割 1 3 a . 1 3 b より その動作を示す表示信号を引き出し、双方の配位装置間で送受させ、照合部 1 5 a . 1 5 b で 互切に同一信号を比較照合部 1 5 a . 1 5 b で 互切にできるようにしたので、 副 間に 検出する と とができるという利点を有している。

なお上記実施例において、処理装置 2 と記憶 接曜 1 a , 1 b との接続はバス接続の他にリード 緩続でもよい。処理装置 2 が記憶装曜 1 a , 1 b をアクセスするのに用いる装置指定は、リード 接続の場合は選択された同期信号であるが、バ ス接続の場合は記憶装置の階位を示す A C T / S B Y とした論理的を指定でも良いし、装置 番号 の様な物理的を指定でも良い。記憶装配り 間は一定の伝達方向を漏えた個母~ . 6 a , 1 6 b ,

(LD)

岡1a.1b間の動作上の障害のチェックが行なわれ、その上に海込み情報信号線35a,35b及びアンドゲート114a,114bを介してメモリ14a,15aに事き込まれた情報の競み取り動作の際、アンドゲート115a,115b及び流取り情報信号線36a,36bを介して処理装置2に読み取り情報が伝達されるとともにポリテイチェック回路153a,153bにおいて読み取り情報のチェックが行なわれ、エラーが検出されると障害表示回路154a,154bに表示され、際智通知信号線37a,37bを通して処理装置2に配憶内容の障害があつたことを通知する。この時記憶装置のACT側、SBY側に関係なく上記動作は行われる。

との実施例によれば記憶装置 1 a, 1 b間の 動作上の相互チェックと合わせて読取り時には微取り情報のパリテイチェックを実施する事によつて記憶内容の構在障害までも検出可能となしたので、システムの信頼度を更に向上させるととができる。

号故として論理的に一段的に定められる方向をその 和度、変更できるようにして、その方向に対応してどちらか一方の配位後間で 競響のチェックをするようにしてもよい。また処理装置 2 は初数個あつてもよい。

第3図は本発明の他の実施例を示す処理システムのプロック図である。この実施例では前記 実施例における二重化された記憶装置 1 a, i h 間における動作上の障害のチェックの他に、各 記憶装置内でデータの説取り時にパリテイチェ ックを行ない記憶内容の障害もチェックするよ りにしたものである。すなわち i 1 4 a, 1 1 4 b, 1 1 5 a, 1 1 5 b はアンドゲート、1 5 3 a, 1 5 3 b は パリテイチェック回路、 1 5 4 a, 1 5 4 b は障害 表示回路、 3 5 a, 3 5 b は 啓込み情報 信号線、 3 6 a, 3 6 b は 競取り情報 信号線、 3 7 a, 3 7 b 有知信号線で、その他の構成は 前記実施

次に動作について説明する。 同則運転モード 時において前記実施例と同様に動作して記憶装

02

なお上記実施例において母込み情報信号額と 競取り情報信号額を共用としてパリティチェック回絡を共有するようにしてもよい。また、 関り検出方法はパリティチェック方式以外のBCC 検出等のアルゴリズムによる方式でも良い。

以上述べたように本発明によれば、二重化された記憶後間の同期運転モード時に各配憶接機内の動作を示す表示信号を互いに比較照合するようになしたので動作上の存在職事を早期り合ってき、また配憶内容の職取りデータの関係とでき、かってき、システムの不稼動状態を検出するととが、電子交換機等の高信頼度を要求される処理システムに利用できるという効果がある。

4. 図面の簡単な脱明

例と同様である。

図面は本発明の実施例を示すもので、第1図は本発明の二重化記憶装置制御方式を使用した処理システムの斑路構成を示すプロック図、第2図は第1図の実施例を更に具体化して示した


プロック例、第3网は本発明の他の実施列を示すプロック例である。


1 a, 1 b……記憶装留、2 ……処理装置、3 … …パス、10 a, 1 0 b……システム制御部、 11 a, 1 1 b……受付制御部、1 2 a, 1 2 b……シーケンス制御部、1 3 a, 1 3 b……タイミング制 御部、1 4 a, 1 4 b……メモリ、15 a, 1 5 b…… 配合部、1 6 a, 1 6 b, 1 7 a, 1 7 b……信号線、 1 5 3 a, 1 5 3 b……パリテイチエンク回路

等許出額人 种質気工葉株式会社 (他4名)代理人 并型士 吉 田 精 孝


05

第1図





第3図



第1頁の続き

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地